Contenido - Cronograma

Algebra de Boole y Funciones Lógicas Semana 1: — Semana 2 Introducción al Diseño Digital Sistemas de numeración posicionales Sistema Binario, Octal y Hexa Semana 3: Álgebra de Boole Compuertas Lógicas Funciones Booleanas Semana 4: Formas canónicas (POS y SOP) Simplificación de funciones lógicas Circuitos Digitales Combinacionales Semana 5: Multiplexores, Decodificadores, codificadores Semana 6: Suma binaria Números en complemento a 2 Sumadores, Restadores Semana 7: Clase de Dudas Primer Parcial: Circuitos Combinacionales - 15%

Circuitos Digitales Secuenciales Semana 8: Latches Flip-flops y Registros Contadores Semana 9: Divisores de Frecuencia Detectores de Flanco Circuito Antirebores Registros de desplazamiento Segundo Parcial: Parcial de Verilog (En el laboratorio - Individual)-15% Semana 10: Clase de Dudas Tercer Parcial: Circuitos secuenciales-20%

Maquinas de estados Finitos (FSM) Semana 11: Memorias Diseños inadecuados en Verilog Semana 12: Maquinas de estados Finitos: Fundamentos Semana 13: Maquinas de estados Finitos: Aplicaciones Implementación de FSM en Verilog Semana 14: Clase de dudas Parcial 4: Máquinas de Estado - 20%