Contenido - Cronograma

Algebra de Boole y Funciones Lógicas Semana 1: Introducción al Diseño Digital Semana 2 Sistemas de numeración posicionales Sistema Binario, Octal y Hexa Introducción al Algebra de Boole Compuertas Lógicas Semana 3: Funciones Booleanas Formas canónicas (POS y SOP) Simplificación de funciones lógicas Semana 4: Simplificación de funciones lógicas Primer Parcial - 10%

Circuitos Digitales Combinacionales Semana 5: Multiplexores Introducción a Verilog Semana 6: Decodificadores Codificadores Diseño de circuitos combinacionales en Verilog Comparadores Semana 7: Suma binaria Números en complemento a 2 Sumadores Restadores Circuitos Digitales Secuenciales Semana 8: Latches Flip-flops y Registros Contadores Semana 10: Divisores de Frecuencia Detectores de Flanco Circuito Antirebores Semana 11: Registros de desplazamiento Segundo Parcial: Circuitos Combinacionales y Secuenciales - 22%

Semana 12: Memorias Diseños inadecuados en Verilog Introducción a las FPGAs Maquinas de estados Finitos (FSM) Semana 13: Maquinas de estados Finitos: Fundamentos Semana 14: Maquinas de estados Finitos: Aplicaciones Implementación de FSM en Verilog Semana 14: Parcial 3: Máquinas de Estado - 18% Semana de parciales: Parcial 4*: Parcial Acumulativo (Diseño e implementación en Verilog) - 20%