Contenido - Cronograma

Algebra de Boole y Funciones Lógicas Semana 1: Introducción al Diseño Digital Semana 2 Sistemas de numeración posicionales Sistema Binario, Octal y Hexa Introducción al Algebra de Boole Compuertas Lógicas Semana 3: Funciones Booleanas Formas canónicas (POS y SOP) Simplificación de funciones lógicas Circuitos Digitales Combinacionales Semana 4: Multiplexores Decodificadores Codificadores Semana 5: Introducción a Verilog Diseño de circuitos combinacionales en Verilog Semana 6: Suma binaria Números en complemento a 2 Sumadores Restadores Semana 7: Clase de Dudas Primer Parcial: Circuitos Combinacionales - 15%

Circuitos Digitales Secuenciales Semana 8: Latches Flip-flops y Registros Contadores Semana 9: Divisores de Frecuencia Detectores de Flanco Circuito Antirebores Registros de desplazamiento Semana 10: Memorias Diseños inadecuados en Verilog Semana 11: Clase de Dudas Segundo Parcial: Circuitos secuenciales y Verilog 20%

Maquinas de estados Finitos (FSM) Semana 12: Maquinas de estados Finitos: Fundamentos Semana 13: Maquinas de estados Finitos: Aplicaciones Implementación de FSM en Verilog Semana 14: Clase de dudas Parcial 3: Máquinas de Estado - 15% Semana de parciales: Parcial 4*: Parcial Acumulativo (Diseño e implementación en Verilog) - 15%